这里讨论的基础是现有的光量子效率QE和SNR电路水平

来源: U96 于 2012-04-30 14:03:13 [档案] [博客] [旧帖] [给我悄悄话] 本文已被阅读：次 (630 bytes)

本文内容已被 [ U96 ] 在 2012-05-01 15:39:10 编辑过。如有问题，请报告版主或论坛管理删除.

回答: 是否可以这么理解由 bigpaopao 于 2012-04-30 13:49:28

通过这样的在片ADC或分离ADC这样的朝三暮四或暮四朝三的组合来达到最佳值。能够引入的变量就是信号电平和噪声电平这两个。

最好的例子就是Nikon D3S和D4的对比。尼康D3S可以说是分离ADC下各级增益电路工艺的巅峰。说它在分离ADC架构下达到极限了，是因为SNR在分离ADC和增益电路中的读出噪声就是那个水平。尼康D4延用了同一架构，就是因为像素增加了30%结果就导致高ISO噪声水平从D3S上的退步，因为SNR没有进步，像元尺寸减小，信号电平下降，代价就是画质受损。

至于你所说的新CMOS需要大大超过现有光量子效率的QE材料和工艺。会不会有突破？可能要知道现在的光电转换效率已经达到50%了。这一维的技术发展路线极限会比其他的要来得快，因为能量必须守恒。