三星3纳米芯片成功流片 有望明年实现量产

来源: 2021-06-30 00:12:50 [] [旧帖] [给我悄悄话] 本文已被阅读: 次 (5114 bytes)

据媒体报道,三星采用全环绕栅极架构(Gate-All-Around FET,GAA)的3纳米制程技术已正式流片,性能上优于台积电(120.23,0.62,0.52%)的鳍式场效应架构(FinFET)。

流片即tape-out,在芯片设计领域指试生产,当电路设计完成以后,像流水线一样通过一系列工艺步骤制造芯片,以供测试之用。

报道称,三星在3nm制程的流片进度是与新思科(52.91,-0.05,-0.09%)技(Synopsys)合作完成的。根据新思科技公告,其Synopsys Fusion设计平台加速为GAA架构的生产流程提供高度优化参考方法,使其在功率和性能上均实现最大化。

制程技术的物理设计套件(PDK)已在2019年5月发布,并2020年通过制程技术认证。媒体称,预计此流程使三星3nm GAA结构制程技术用于高性能运算(HPC)、5G、行动和高阶人工智能(AI)应用芯片生产。

伴随此次成功流片,三星3纳米芯片大规模量产或已临近。

GAA FET:FinFET的继任者

专家称,相比台积电或英特尔(56.75,-0.73,-1.27%)所采用的3nm FinFET架构,在技术性能上,GAA架构的晶体管能够提供比FinFET更好的静电特性,可满足某些栅极宽度的需求。

对于场效应晶体管(Field Effect Transistor,FET)来说,决定其效率的一个重要因素就是栅极对通道的控制能力。

自英特尔在22纳米节点上首次采用FinFET架构以来,过去十年,FinFET一直是半导体器件的主流架构。与最初的平面晶体管相比,与栅极三面接触的“鳍”所形成的通道更容易控制。



图片来源:Lam Research

但是,虽然“鳍”的三面均受栅极控制,仍然有一侧未被接触。5纳米节点之后,随着栅极长度缩短,短沟道效应越发明显,FinFET结构已经很难满足晶体管所需的电流驱动和静电控制能力,更多电流通过器件底部无接触的部分泄露,漏电现象急剧恶化。

随着半导体技术继续发展,晶体管尺寸要进一步缩小,就必须找到新的解决方案。

基于此,GAA架构实现了栅极对通道之间的四面环绕,被广泛认为是FinFET的继任者。

据Nerissa Draeger博士,GAA架构以纳米薄片代替鳍片,不同于FinFET必须并排多个鳍片才能提高电流,GAA晶体管只需多垂直堆叠几个纳米薄片并让栅极包裹通道就能够获得更强的载流能力。这使得同等尺寸结构下,GAA对通道控制能力强化,尺寸进一步微缩更具可能性。



图片来源:Lam Research

随着芯片技术进步,薄片的宽度和间隔也会不断缩减,纳米薄片看起来会更像“纳米线”,则沟道整个外轮廓都将被栅极完全包裹,代表栅极对沟道的控制性更好。

角逐GAA舞台

新型晶体管方案已经受到多家半导体厂商青睐。

在2019年的三星晶圆制造论坛上,三星就明确表示将会在3纳米节点放弃鳍式结构,转向全环绕栅极技术。去年台积电第26届技术研讨会上,台积电也正式宣布将在2纳米节点引入全环绕栅极技术。

而就在6月2日召开的2021年线上技术论坛上,台积电刚刚宣布其3纳米制程预计在2022年投入量产,并表示到那时,3纳米将成为全球最先进的技术。

目前,三星和台积电是全球唯二能做到5纳米制程以下的半导体晶圆代工厂,此番共同角逐GAA舞台,较劲意味浓厚。

三星代工设计技术团队副总裁Sangyun Kim 表示,三星代工是推动下一阶段产业创新的核心。三星将藉由不断发展技术制程,满足专业和广泛市场增长的需求。

新思科技数字设计部总经理ShankarKrishnamoorthy 也表示:

GAA 晶体管结构象征着制程技术进步的关键转折点,对保持下一波超大规模创新所需的策略至关重要。

新思科技与三星战略合作支持提供一流技术和解决方案,确保发展趋势延续,以及为半导体产业提供机会。

此外,英特尔虽仍然受困于7纳米技术,其首席技术官麦克迈克·梅伯里博士也在今年的国际VLSI会议上称,希望英特尔能在5年之内实现GAA晶体管的量产。

回到顶部