内存上已经用了这种思路, HBM就是多层叠加, 但这种叠加需要的工艺也很难.
所有跟帖：
•
amd 3d v cache和台积电cowos是不是都是这个概念
-貔貔貅-
♀
(0 bytes)
()
05/25/2026 postreply
09:44:42
•
不是这方面专家, 但看过文档, 这个思路每个公司都在探索, 半导体的技术突破难度很大, 研究和落地大批量生产距离很远
-testmobile-
♂
(0 bytes)
()
05/25/2026 postreply
09:48:44
•
这种在工艺成品率和散热上有先天缺陷
-wmi2013-
♂
(141 bytes)
()
05/25/2026 postreply
09:46:51
•
内存每层都一样布局，叠加容易，芯片每层都不相同，怎么叠加和相连呢？
-cnnbull02-
♂
(0 bytes)
()
05/25/2026 postreply
16:34:20