先画时序图，用到pipeline 和 if -else， 以及 counter 的 concept，

来源: 于 2025-01-18 00:11:20 [旧帖] [给我悄悄话] 本文已被阅读：次

10 分不到，就做出来了，这个用Verilog 实现。是个很好的训练题。