这个应该用 Verilog 或者 VHDL design 个 RTL 就可以了。不用物理实现
来源:
Siriuc
于
2025-01-17 20:31:01
[
旧帖
] [
给我悄悄话
] 本文已被阅读:次